This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

10246104

Basic Patent (No, Kind, Date): JP 3265143 A2 911126 <No. of Patents: 001>

MANUFACTURE OF THIN FILM TRANSISTOR (English)

Patent Assignee: MATSUSHITA ELECTRONICS CORP

Author (Inventor): UEMOTO YASUHIRO; FUJII EIJI; SENDA KOJI

IPC: *H01L-021/336; H01L-029/784 CA Abstract No: 116(12)119106T Derwent WPI Acc No: C 92-013831 JAPIO Reference No: 160074E000010 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3265143 A2 911126 JP 9064713 A 900315 (BASIC)

Priority Data (No,Kind,Date): JP 9064713 A 900315

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 03602243

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

03-265143 [JP 3265143 A]

PUBLISHED:

November 26, 1991 (19911126)

INVENTOR(s): UEMOTO YASUHIRO

FUJII EIJI

SENDA KOJI

APPLICANT(s): MATSUSHITA ELECTRON CORP [000584] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

02-064713 [JP 9064713]

FILED:

March 15, 1990 (19900315)

INTL CLASS:

[5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion Metal

Implantation)

JOURNAL:

Section: E, Section No. 1170, Vol. 16, No. 74, Pg. 10,

February 24, 1992 (19920224)

ABSTRACT

PURPOSE: To obtain a gate electrode having a small surface roughness and a gate insulating film and to obtain a bottom gate type thin film transistor having a superior dielectric breakdown strength by a method wherein an impurity doping to a polycrystalline silicon film for gate electrode use is performed by an ion implantation method.

CONSTITUTION: A wet thermal oxidation treatment is performed on an Si substrate 11, a thick SiO(sub 2) film 12 is generated on the substrate 11, a thin polycrystalline Si film 13 is generated on this film 12 by a low pressure CVD method, phosphorus ions are implanted in here to reduce the resistance of the film 13 and an annealing is performed in an N(sub 2) atmosphere for the purpose of activation. Then, a polycrystalline Si film 14 obtained in such a way is patterned into an insular form to form a gate electrode and a thin gate oxide film 15 is applied on this gate electrode. After that, a polycrystalline Si film 16 is deposited on the whole surface including this film 15, is patterned into an insular form, boron ions are implanted using a resist mask 17 and thereafter, an annealing treatment is performed and P(sup +) source and drain regions 18 and 19 are formed. Then, the mask 17 is removed, the whole surface is covered with an interlayer insulating film 20, openings are bored and Al wirings 21 are respectively mounted to the regions 18 and 19.

⑩日本国特許庁(JP)

①特許出願公開

平3-265143 ⑫公開特許公報(A)

Sint. Cl. 5

識別配号

庁内整理番号

@公開 平成3年(1991)11月26日

H 01 L 21/336 29/784

H 01 L 29/78 3 1 1 Y 9056-4M 審査請求 未請求 請求項の数 1 (全5頁)

薄膜トランジスタの製造方法 60発明の名称

> 頤 平2-64713 团特

頤 平2(1990)3月15日 金出

康 裕 本 者 上 @発 明 井 英 治 藤 @発 明 者

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内

大阪府門真市大字門真1006番地 松下電子工業株式会社内

千 耕·司 ②発 明 者 勿出 顧 松下電子工業株式会社

大阪府門真市大字門真1006番地

外1名 弁理士 栗野 重孝 四代 理

1、発明の名称

薄膜トランジスタの製造方法

2、特許請求の範囲

ポリシリコンゲート電極上部にゲート絶縁膜を 介して位置する半導体弾験に、ソース領域。チャ ネル領域。ドレイン領域を有し、窮記ポリシリコ ンゲート電極への不純物器加をイオン往入により 行なうことを特徴とする薄膜トランジスタの製造

3、発明の詳細な説明

産業上の利用分野

本発明は、特にゲートが能動領域の下部に位置 する薄膜トランジスタの製造方法に関するもので ある.

従来の技術

近年、薄膜トランジスタは、液晶ディスプレイ のアクティブマトリクス素子や、SRAMセルの 負荷素子への応用を目指して、臺んに研究が進め られている。特にゲートが能動領域の下部に位置 する、いわゆる、ボトムゲート型の薄膜トランジ スタは、パルクnチャネルMOSトランジスタ上 郎に、ポトムゲート型のPチャネル薄膜トランジ スタを教贈形成すれば、セル面積を増大させるこ となく、ラッチアップフリーで、かつ低拍賣電力 のCMOS-SRAMの実現に利用できる。この ため、ボトムゲート型の薄膜トランジスタの特性 肉上のための様々なアプローチがなされている。

以下、図面を参照しながら、従来のボトムゲー ト型の薄膜トランジスタの製造方法について説明 する.

第5図(1)~(1)は従来のボトムゲート型薄菓トラ ンジスタの製造工程順断面図であり、第6回は従 来の製造方法によって形成されたボトムゲート数。 避難トランジスタのゲート 電極およびゲート酸化 誰および能動領域ポリシリコン薄膜を含む局部の 断面図である。

第5図および第6図において、51はシリコン 差板、52は厚いシリコン酸化酸、53はポリシ リコン質、54はリン蒸加したポリシリコン酸、

55はゲート酸化酸、56はポリシリコン酸、57はレジストマスク、58はソース領域、59はドレイン領域、60は雇団絶縁薬、61はAt 配線である。

従来のボトムゲート型の薄膜トランジスタの製造方法では、ゲート電低として用いるボリシリコン膜53の低抵抗化のための不鈍物素類を、例えば、ホフフィン(PHI)を用いた1000℃の設案雰囲気中でのリンの熱拡致により行っていた。

疫病が解決しようとする課題

ンの自己拡散保数の増大、ポリシリコンの急激ななな成長が抑制され、得られる不純物添加されたポリシリコン膜の表面は非常に四凸の小さななかなかった。この表面凹凸の小さな、不純物添加されたポリシリコン膜を無酸化して形成するがでした。 でいる。その結果、ゲート酸化酸酸圧にすぐれたボトムゲート型薄膜トランジスタを製造できる。

实单例

以下、本発明の一実施例について、図面を参照 しながら説明する。

第1回回~のは、本表明の一実施例におけるボトムゲート型の薄膜トランジスタの製造工程順断面図であり、第2型はこの実施例で製造されたボトムゲート型薄トランジスタのゲート電低および使動製造ポリシリコンに動したがある。第3回は本発明の一実施例におけるイオンは入によって不動物器加したボーンにおよび従来の無拡によって、動物器加いによって、動物器を表現しませばないでありませばないではないでありませばないでありませばないでありませばないでありませばないではないではないではないではないではないではないではないでありませんでありまませんでありませんでありませんでありませんでありませんでありませんでありませんでありまする。

化膜55は、リン添加されたポリシリコン54の 表面形状に大きく影響を受け、表面四凸の乗しい ものとなる。その結果、製造される薄膜トランジ スタにおいては、印加されるゲート電界の局部的 な集中が起こりやすくなり、ゲート酸化膜の絶縁 耐圧が低いという欠点を有していた。

本発明は上記欠点に能み、凹凸の小さな表面を 有する不純物系加されたポリシリコン膜を形成す ることで、絶縁耐圧の大きなゲート絶縁膜を有す る薄膜トランジスタの製造方法を提供するもので ある。

課題を解決するための手段

上記問題を解決するために、本発明の薄膜トランジスタの製造方法では、ゲート電話に用いるボリシリコン酸への不純物添加をイオン住入法で行なう。

作用

上記製造方法によれば、イオン注入した不純物 種の話性化は900℃以下の低温で十分なため、 従来のリンの熱拡散工程中に生じるようなシリコ

したボリシリコン膜の表面凹凸の大きさと添加した不純物温度との関係を示したものである。第4 図は、本発明の一実施例におけるイオン注入によって不純物添加したポリシリコン膜上に形成したポート酸化膜および従来の熱拡散によって不 物添加したポリシリコン膜上に形成したゲート酸 化膜の絶縁破瘍電界強度を示したものである。

第1回において、11はシリコン基板、12は 厚いシリコン酸化酸、13はポリシリコン酸、14 はリンがイオン往入されたポリシリコン酸、15 はゲート酸化酸、16はポリシリコン酸、17は レジストマスク、18はリース候域、19はドレ イン領域、20は層間絶縁度、21はAℓ配線で ある。

本発明の一実施例のボトムゲート型Pチャネル 薄膜トランジスタの製造方法について第1図(a)~ (f)に従って各々の工程履に説明する。

(a) 第1図(a)のようにシリコン基板11を例えば 1000で4~6時間程度の選式熟職化により、業厚0.8~1.0μm程度の厚シリコン酸 化費 1 2 を形成する。 缺いて例えば絨圧 C V D により厚さ 1 5 0 0 ~ 1 7 0 0 Å のポリシリコン類 1 3 を推測する。

- (b) 第1図(b)のように、ポリシリコン関13を低抵抗化するため、例えばリンのイオン注入を加速 電圧50~100KeVで1~3×10^{15 cm-2} 程度行なう。注入したリンの活性化は窒素雰囲気中900でで30分程度のアニールによって行なう。
- (c) 第1図(c)のように、リン添加したポリシリコン膜14を島状にパターニングしゲート電極を形成する。続いて、リン添加したポリシリコン膜14の表面を900℃の乾式もしくは遅式酸化することで厚さ400~800人程度のゲート酸化膜15を形成する。
- (e) 第1図(e)のように、レジストマスク17を用いて、例えばボロンのイオン注入を加速電圧30

後、層間絶線膜 2 0 として例えばN S G を厚さ 6 0 0 0 ~ 8 0 0 0 A 推復し、ソース保験 1 8 、 ドレイン領域 1 9 、ゲート電極 1 4 とのコンタ クトホールを形成した後、例えばスパッタによ り A ℓ 膜を厚さ 1 . 0 ~ 1 . 5 μ m 程度形成し、 パターニングして A ℓ 配線 2 1 を形成する。 最後に水素雰囲気中で 4 0 0 ~ 4 5 0 ℃、3 0 ~ 6 0 分程度のシンターを行ない、A ℓ 配線 2 1 と ソース領域 1 8 、ドレイン領域 1 9 、ゲート電極 1 4 とのオーミック性挟触を得るとともに、ポリ

KeVで1~3×10¹⁵cm-2程度行なう。 血素

P+ 型のリース領域18、ドレイン領域19を

雰囲気中900℃で30分程度アニールして

(f) 第1図(f)にように、レジスドマスク17除去

以上のようにして、製造された寒襲トランジス 夕は、第2回に示すように、ほとんど平坦か、な いしは非常に囲凸の小さな表面を有する。ゲート

シリコン腹16中のダングリングポンドを終端さ

せ、薄膜トランジスタが完成する。

電低14、ゲート酸化膜15を有している。また、第3図に示すように、ゲート電低の低抵抗化を図るため不純物濃度を増加させた場合においても、イオン注入で不純物添加すれば表面凹凸はほとんど増加しない。さらに、第4図に示すように、本発明の一実施例による薄膜トランジスタのゲート酸化膜の絶線破壊電界強度は、約3 M V / ca と、従来例に比べ約3倍増加しており、非常に良好な特性が得られている。

なお、この実施例では、Pチャネル薄膜トランジスタの場合を例にして説明したが、Nチャネル 薄膜トランジスタの場合においても同様の効果が 得られることは言うまでもない。また、ゲート酸 化酸を熱酸化法のみでなく、CVD法で形成した 場合にも同様の効果が得られることは言うまでも ない。

発明の効果

以上のように、本発明の製造法によれば、ゲート電極用ポリシリコン購への不純物系加をイオン 注入によって行えば、表面の凹凸の小さなゲート 電極およびゲート酸化膿が得られ、ゲート絶縁間 圧性にすぐれたボトムゲート型薄膜トランジスタ が得られ、その実用的効果は大なるものがある。


4、図面の簡単な説明

形成する。


第1図は本発明の一実施例海膜トランジスタの 製造工程順断面図、第2図は対実施例で形成され、 た素子の局部断面形状図、第3図はゲート酸化 装面の凹凸の大きさの不純物濃度依存性を示す特 性図、第4図はゲート酸化酶の絶縁破壊電界強度 を示す特性図、第5図および第6図はそれぞれ従 来の薄膜トランジスタの製造工程順断面図および それにより形成された素子の局部断面図である。


11……シリコン基板、12……厚いシリコン酸化質、13……ポリシリコン膜、14……不能物番加されたポリシリコン膜、15……ゲート酸化膜、16……ポリシリコン膜、17……レジストマスク、18……ソース領域、19……ドレイン領域、20……層間絶縁膜、21……Ac配動


代理人の氏名 弁理士 栗野重学 ほか1名




第 2 図









第 6 図

